Por favor, use este identificador para citar o enlazar este ítem:
http://redi.ufasta.edu.ar:8082/jspui/handle/123456789/1204| Título : | FPGA-specific decimal sign magnitude addition and substraction |
| metadata.dc.creator: | Vázquez, Martín Todorovich, Elías |
| Palabras clave : | Sistemas embebidos Facultad de Ingeniería |
| metadata.dc.date: | 2015 |
| Editorial : | Universidad FASTA. Facultad de Ingeniería |
| Descripción : | Fil: Vázquez, Martín. Universidad FASTA. Facultad de Ingeniería; Argentina. Fil: Todorovich, Elías. Universidad FASTA. Facultad de Ingeniería; Argentina. |
| URI : | http://redi.ufasta.edu.ar:8082/jspui/handle/123456789/1204 |
| Aparece en las colecciones: | Facultad de Ingeniería - G.I - Sistemas Embebidos |
Ficheros en este ítem:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| FPGA Specific decimal Sign-magnitude Addition and Subtraction.pdf | 861,2 kB | Adobe PDF | Visualizar/Abrir |
Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.